Associez le transistor à son opposé pour faire des NOT et des NAND en CMOS à partir de réseaux côté alimentation et côté masse, construisez n’importe quelle logique avec du NAND seul, additionnez 1 + 1 = 10, regardez la retenue se propager à travers huit additionneurs, et reculez jusqu’à une mer de portes.
Traduction automatique depuis l’original anglais. Ouvrir l’original anglais
WaferDieBlocCâblageTransistorAiletteAtome
Prenez le transistor unique du chapitre précédent et associez-le à un autre. L’un est de type n, qui conduit avec des électrons ; l’autre est de type p, qui conduit avec des trous — des caractères opposés. La même tension de grille ouvre l’un et ferme l’autre. Placez le type p du côté de l’alimentation (VDD) et le type n du côté de la masse (GND), prenez la sortie au milieu : une entrée à 0 remplit la sortie depuis l’alimentation pour donner 1, tandis qu’une entrée à 1 la vide vers la masse pour donner 0. Deux transistors, et vous avez un NOT, qui inverse son entrée.
Faites passer l’entrée A entre 0 et 1, et regardez un seul des deux chemins s’ouvrir pendant que la sortie se remplit ou se vide.
